-
工业快报
-
政策快报
工业快报
政策快报
CES 2022大会期间，AMD发布了升级款锐龙7 5800X3D，在原有32MB三级缓存的基础上堆叠了64MB 3D V-Cache，再加上4MB二级缓存总计多达100MB。
而在去年11月份，AMD还发布了3D V-Cache缓存版的新款霄龙，合计三级缓存容量最多达768MB。
3D V-Cache究竟是如何堆叠在现有芯片上的？实现很简单吗？ISSCC 2022国际固态电路大会期间，Intel首次公布了诸多封装细节。
3D V-Cahce的制造工艺也是台积电7nm，面积为41平方毫米，包括13层铜、1层铝堆叠而成，然后通过TSV硅穿孔、混合键合(Hybrid Bonding)、两个信号界面等渠道与三级缓存直接相连，通过RVDD、VDDM为其供电。
为了让所有CPU核心都能访问这些额外的缓存，三级缓存层面增加了一个共享的环形总线。
另外，3D V-Cahce是分区块(slice)设计的，每块容量8MB，一共八块，总容量64MB。
每个区块与每个CPU核心之间有1024个接触点，八块和CCX(CCD)里的八个核心分别相连，接触点总共多达8192个。
在全双工模式下，每个区块的带宽超过2TB/s，这就让3D V-Cache有了媲美原生三级缓存的高带宽，保证足够高的性能。
此外，AMD还改进了CCX(CCD)的相应设计，以降低功耗，维持尽可能高的频率。
锐龙7 5800X3D相比于锐龙7 5800X虽然频率从3.8-4.7GHz降低至3.4-4.5GHz，但已经很不容易了，TDP也维持在105W，要知道缓存可是非常耗电的。
那么，Zen4上会不会用这种堆叠缓存？大概率不会。
如需转载请务必注明出处：快科技
话题标签：AMDCPU处理器缓存锐龙
文章内容来自网络，如有侵权，联系删除、联系电话：023-85238885
龙智造旗下工业资讯
参与评论
请回复有价值的信息，无意义的评论将很快被删除，账号将被禁止发言。
评论区